

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of
The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07084966 A**(43) Date of publication of application: **31.03.95**

(51) Int. Cl.

G06F 15/16
G06F 13/00
G06F 15/18
G06G 7/60
H04L 12/40

(21) Application number: **05195957**(22) Date of filing: **06.08.93**(71) Applicant: **TOSHIBA CORP**

(72) Inventor: **ARAMAKI SHIGEHICO**
SHIMOKAWA KATSUYUKI


(54) **DATA PROCESSOR**

COPYRIGHT: (C)1995,JPO

(57) Abstract:

PURPOSE: To shorten the processing time by parallel processing by finding the maximum or minimum value of data that plural processors have at a high speed and properly dividing the processors.

CONSTITUTION: The data processor, constituted by connecting the processors $3_1, 3_2, \dots$ to a control unit 1 through a bus 2 and connecting mutually adjacent processors by a ring bus 4 is provided with comparison and selection parts $5_1, 5_2, \dots$ which make large/small comparisons between upstream-side ring bus data 6 passed from upstream-side processors through the ring bus 4 and process data 7 of processors in correspondence relation with themselves according to a selection set value and selection and selection control parts $3_{11}, 3_{12}, \dots$ which operate the selecting process operations by the comparison and selection parts $5_1, 5_2, \dots$ on the basis of a selection control signal 3_2 sent from the controller 1 through the bus 2; and the data processor finds the maximum value or minimum value that the respective processors $3_1, 3_2, \dots$ have.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 7 - 8 4 9 6 6

(43) 公開日 平成 7 年 (1995) 3 月 3 1 日

(51) Int. Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G06F 15/16	390	Z 7429-5L		
13/00	357	A 7368-5B		
15/18	520	E 9365-5L		
G06G 7/60				
H04L 12/40				

審査請求 未請求 請求項の数 6 O L (全 1 3 頁)

(21) 出願番号 特願平 5 - 1 9 5 9 5 7
(22) 出願日 平成 5 年 (1993) 8 月 6 日


(71) 出願人 0 0 0 0 0 3 0 7 8
株式会社東芝
神奈川県川崎市幸区堀川町 7 2 番地
(72) 発明者 荒牧 成彦
東京都府中市東芝町 1 番地 株式会社東芝
府中工場内
(72) 発明者 下川 勝千
東京都府中市東芝町 1 番地 株式会社東芝
府中工場内
(74) 代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 データ処理装置

(57) 【要約】

【目的】 複数のプロセッサがもつデータの最大値または最小値を高速度に求めるとともに、複数のプロセッサを適宜に分割して並列処理により処理時間の短縮化を図ることにある。

【構成】 制御装置 1 にバス 2 を介して複数のプロセッサ 3₁, 3₂, … が接続され、互いに隣接するプロセッサどうしがリングバス 4 で接続されたデータ処理装置において、上流側プロセッサから前記リングバスを通じてくる上流側リングバスデータ 6 と自身と対応関係にあるプロセッサの処理データ 7 とを選択設定値に従って大小比較を行って選択する比較選択部 5₁, 5₂, … と、制御装置からバスを介して送られてくる選択制御信号 32 に基づいて比較選択部による選択処理動作を操作する選択制御部 31₁, 31₂, … とを設け、各プロセッサのもつ最大値または最小値を求めるデータ処理装置である。



1

【特許請求の範囲】

【請求項 1】 制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、各プロセッサにそれぞれ接続され、上流側プロセッサから前記リングバスを介して送られてくる上流側リングバスデータと自身と対応関係にあるプロセッサの処理データとを予め設定された選択設定値に従って大小比較を行って選択し、その選択データを前記リングバスを介して下流側プロセッサに送出する比較選択部を設けたことを特徴とするデータ処理装置。

【請求項 2】 制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、隣接する複数のプロセッサの処理データを予め設定された選択設定値に従って大小比較を行って選択する第 1 の比較選択部と、上流側プロセッサから前記リングバスを通して送られてくる上流側リングバスデータと前記第 1 の比較選択部の選択データとを予め設定された選択設定値に従って大小比較を行って選択し、その選択データをリングバスを介して下流側プロセッサに送出する第 2 の比較選択部とを設けたことを特徴とするデータ処理装置。

【請求項 3】 制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、各プロセッサにそれぞれ接続され、上流側プロセッサから前記リングバスを介して送られてくる上流側リングバスデータと自身と対応関係にあるプロセッサの処理データとを予め設定された選択設定値に従って大小比較を行って選択する比較選択部と、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する選択制御信号に基づいて前記比較選択部による選択処理動作を操作する選択制御部とを設け、前記比較開始の選択制御信号を受けたプロセッサと前記比較終了の選択制御信号を受けたプロセッサとの間に存在する前記比較実行の選択制御信号を受けたプロセッサ相互間でデータの大小比較を行う分割方式により最大値または最小値を求めることを特徴とするデータ処理装置。

【請求項 4】 制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、隣接する複数のプロセッサの処理データを予め設定された選択設定値に従って大小比較を行って選択する第 1 の

2

比較選択部と、この第 1 の比較選択部に接続され、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する第 1 の選択制御信号に基づいて前記第 1 の比較選択部による選択処理動作を操作する第 1 の選択制御部と、前記上流側プロセッサから前記リングバスを通して送られてくる上流側リングバスデータと前記第 1 の比較選択部から出力される選択データとを予め設定された選択設定値に従って大小比較を行って選択する第 2 の比較選択部と、この第 2 の比較選択部に接続され、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する第 1 の選択制御信号に基づいて前記第 2 の比較選択部による選択処理動作を操作する第 2 の選択制御部とを設けたことを特徴とするデータ処理装置。

【請求項 5】 請求項 1 記載のデータ処理装置において、各比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて前記データの大小比較方向とは逆方向に移動しながら対応関係にある前記比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力するトグル制御部を付加し、この変換したトグル信号から最大値または最小値をもつプロセッサを識別可能としたことを特徴とするデータ処理装置。

【請求項 6】 請求項 2 記載のデータ処理装置において、前記第 1 の比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて対応関係にある前記第 1 の比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力する第 1 のトグル制御部と、前記第 2 の比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて対応関係にある前記第 2 の比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力する第 2 のトグル制御部とを付加し、前記変換したトグル信号から最大値または最小値をもつプロセッサを識別可能としたことを特徴とするデータ処理装置。

【発明の詳細な説明】

【 0 0 0 1 】

【産業上の利用分野】 本発明は、例えばニューラルネットワークを構成するニューロン素子から出力される最大値または最小値を判別するニューロコンピュータ等に利用されるデータ処理装置に係わり、特に複数のプロセッ

10

20

30

40

50

サ（例えばニューロン素子）がもつデータの最大値または最小値およびそのデータをもつプロセッサを高速に判別するデータ処理装置に関する。

【 0 0 0 2 】

【従来の技術】従来、ブロードキャストバスに上位機器としてグラフィック表示可能な表示装置をもった制御装置が接続され、また下位機器として複数のプロセッサが接続され、これら相隣接するプロセッサどうしが相互にリングバスで接続され、複数のプロセッサがもつデータの最大値または最小値を求めるデータ処理装置が開発されている。

【 0 0 0 3 】このようなデータ処理装置として、例えば特定の使用目的をもつニューロコンピュータがその 1 つであり、また一般のデータ処理装置にも存在する。前者のニューロコンピュータの場合には、幾つものモデルがあるが、その中でも L V Q と呼ばれるモデルの場合には、その学習過程で多数のニューロン素子の中から最大値または最小値を出力するニューロン素子を見つけ出し、そのニューロン素子の荷重係数を変えて最大値または最小値データを変更する処理が行われている。

【 0 0 0 4 】一方、後者の一般的なデータ処理装置の場合には、複数のプロセッサがもつデータの中から最大値または最小値を判明することが種々の用途、分野で行われているが、このとき最大値または最小値を高速に判明することが必要な場合が多い。

【 0 0 0 5 】以下、一般的なデータ処理装置を用いて、複数のプロセッサがもつデータの中から最大値または最小値を求める例について説明する。この最大値または最小値を求める方法として、従来、複数のプロセッサを制御する制御装置側で求める方法と、各プロセッサ側で求める方法とがある。

【 0 0 0 6 】制御装置側で求める方法は、制御装置が各プロセッサで求めた最大値または最小値を順次取り込んだ後、全てのプロセッサからのデータをソート処理し、複数のプロセッサがもつデータの中から最大値または最小値を求めるものである。従って、各プロセッサからデータを吸い上げてソート処理を行うので、各プロセッサのデータ順位が明らかになるだけでなく、最大値、最小値のデータをもつプロセッサがどのプロセッサであるかが同時に判別できる。

【 0 0 0 7 】一方、各プロセッサ側で求める方法は、制御装置が順次隣接するプロセッサに計算命令を与えると、その命令を受けた該当プロセッサが自プロセッサデータと隣りのプロセッサから入力されてくるデータとを比較し最大値または最小値を決定し、さらに別隣りのプロセッサにリングバスを介して渡すと、この別隣りのプロセッサでは制御装置からの指令の下に同様に比較処理を実施し、最大値または最小値を決定し、この処理を順次所定の方に繰り返して行っていく方法である。

【 0 0 0 8 】

【発明が解決しようとする課題】しかしながら、以上のような 2 つの方法は次のような問題点が指摘されている。

（ 1 ） 制御装置側で求める方法

イ. この制御装置側で求める方法は、ソート処理とプロセッサ数分のデータの取り込み処理を行うことから、データの処理時間が長くなる問題がある。

【 0 0 0 9 】ロ. 複数のプロセッサを複数のブロックに分割して処理する場合には並列処理が難しく、この場合にはソート処理およびプロセッサの数分のデータ取り込み処理の他、分割数分のデータ処理が必要となってくる。

（ 2 ） プロセッサ側で求める方法

イ. プロセッサ側で求める方法は、1 台のプロセッサの計算時間×プロセッサ数分のデータ処理時間となり、制御装置側の処理が少なくなり、他のデータ処理に振り向けることが可能である。しかし、プロセッサ相互の間で 1 種類のデータを渡すだけの場合には、最大値または最小値の一方を判別するだけであるので、1 プロセッサの処理時間が短くなるが、最大値および最小値をもつプロセッサが何れのプロセッサであるか判別することができない。

【 0 0 1 0 】ロ. また、プロセッサ相互の間で複数種類のデータを渡す場合、最大値、最小値の他、その最大値または最小値をもつプロセッサを判別できるが、データの処理時間が増大すること。

【 0 0 1 1 】ハ. また、複数のプロセッサを複数のブロックに分割し、最大値または最小値を求める処理ができない。さらに、両方の方法に共通して言えることは、プロセッサ数が処理時間に大きな影響を与える問題がある。

【 0 0 1 2 】本発明は上記実情に鑑みてなされたもので、複数のプロセッサがもつデータの最大値または最小値を高速に求めるデータ処理装置を提供することを目的とする。

【 0 0 1 3 】また、本発明の他の目的は、複数のプロセッサを適宜に分割し、並列処理により処理時間の短縮を図るデータ処理装置を提供することにある。さらに、本発明の他の目的は、複数のプロセッサがもつデータの最大値または最小値を高速に求めるとともに、その最大値または最小値をもつプロセッサを容易に判別するデータ処理装置を提供することにある。

【 0 0 1 4 】

【課題を解決するための手段】上記課題を解決するために、請求項 1 に対応する発明は、制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、各プロセッサにそれぞれ接続され、上流側プロセッサから前記リングバスを通じて送られてくる上流側リン

グバスデータと自身と対応関係にあるプロセッサの処理データとを予め設定された選択設定値に従って大小比較を行って選択し、その選択データを前記リングバスを介して下流側プロセッサに送出する比較選択部を設けたデータ処理装置である。

【 0 0 1 5 】次に、請求項 2 に対応する発明は、制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、隣接する複数のプロセッサの処理データを予め設定された選択設定値に従って大小比較を行って選択する第 1 の比較選択部と、上流側プロセッサから前記リングバスを通して送られてくる上流側リングバスデータと前記第 1 の比較選択部の選択データとを予め設定された選択設定値に従って大小比較を行って選択し、その選択データをリングバスを介して下流側プロセッサに送出する第 2 の比較選択部とを設けたデータ処理装置である。

【 0 0 1 6 】次に、請求項 3 に対応する発明は、制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、各プロセッサにそれぞれ接続され、上流側プロセッサから前記リングバスを通して送られてくる上流側リングバスデータと自身と対応関係にあるプロセッサの処理データとを予め設定された選択設定値に従って大小比較を行って選択する比較選択部と、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する選択制御信号に基づいて前記比較選択部による選択処理動作を操作する選択制御部とを設け、前記比較開始の選択制御信号を受けたプロセッサと前記比較終了の選択制御信号を受けたプロセッサとの間に存在する前記比較実行の選択制御信号を受けたプロセッサ相互間でデータの大小比較を行う分割方式により最大値または最小値を求めるデータ処理装置である。

【 0 0 1 7 】さらに、請求項 4 に対応する発明は、制御装置にバスを介して複数のプロセッサが接続され、互いに隣接するプロセッサどうしがリングバスで接続され、各プロセッサのもつ最大値または最小値を求めるデータ処理装置において、隣接する複数のプロセッサの処理データを予め設定された選択設定値に従って大小比較を行って選択する第 1 の比較選択部と、この第 1 の比較選択部に接続され、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する第 1 の選択制御信号に基づいて前記第 1 の比較選択部による選択処理動作を操作する第 1 の選択制御部と、前記上流側プロセッサから前記リングバスを通して送られてくる上流側リングバスデータと前記第 1 の比較選択部から出力される選択データとを予め設

定された選択設定値に従って大小比較を行って選択する第 2 の比較選択部と、この第 2 の比較選択部に接続され、前記制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する第 1 の選択制御信号に基づいて前記第 2 の比較選択部による選択処理動作を操作する第 2 の選択制御部とを設けたデータ処理装置である。

【 0 0 1 8 】さらに、請求項 5 に対応する発明は、請求項 1 に対応する発明の構成要素に新たに、各比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて前記データの大小比較方向とは逆方向に移動しながら対応関係にある前記比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力するトグル制御部を付加することにより、この変換したトグル信号から最大値または最小値をもつプロセッサを識別可能としたデータ処理装置である。

【 0 0 1 9 】さらに、請求項 6 に対応する発明は、請求項 2 に対応する発明の構成要素に新たに、前記第 1 の比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて対応関係にある前記第 1 の比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力する第 1 のトグル制御部と、前記第 2 の比較選択部に接続され、前記制御装置からバスを介して送られてくる選択制御信号の比較実行に基づいて対応関係にある前記第 2 の比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力する第 2 のトグル制御部とを付加することにより、前記変換したトグル信号から最大値または最小値をもつプロセッサを識別可能としたデータ処理装置である。

【 0 0 2 0 】

【作用】従って、請求項 1 に対応する発明は、以上のような手段を講じたことにより、プロセッサごとに設けた比較選択部で上流側リングバスデータと自身と対応関係にあるプロセッサの処理データとを選択設定値に従って大小比較で選択し、当該選択設定値に従って大きい方のデータまたは小さい方のデータをリングバスを介して下流側のプロセッサに前記上流側リングバスデータとして移し、同様に下流側の比較選択部で大小比較を行いながら順次繰り返していくだけであるので、多数のプロセッサの中から最大値または最小値を高速度で求めることができる。

【 0 0 2 1 】次に、請求項 2 に対応する発明では、第 1 の比較選択部で複数のプロセッサの処理データについて大小比較を行って選択し、第 2 の比較選択部に導入する。この第 2 の比較選択部は、第 1 の比較選択部による

選択データと上流側リングバスデータとを選択設定値に従って大小比較を行って選択するようにしたので、請求項 1 に対応する発明よりも、更に最大値または最小値を高速に求めることができる。

【0022】また、請求項 3 に対応する発明は、比較選択部で上流側リングバスと対応関係にあるプロセッサの処理データとの大小比較を行ってデータを選択することが前提となるが、制御装置からあるプロセッサが比較開始の選択制御信号を受けたとき、当該プロセッサに対応する選択制御部では比較選択部の比較選択動作を操作し、当該プロセッサの処理データを出力し、また制御装置からある別のプロセッサが比較終了の選択制御信号を受けたとき、当該別のプロセッサと対応する選択制御部では比較選択部の比較選択動作を操作し終了処理を行うが、比較開始と比較終了とを受けたプロセッサ間に存在するプロセッサに比較実行の選択制御信号を与えて本来の大小比較による選択処理を行えば、複数のプロセッサを任意数に分割しつつ当該任意数のプロセッサ間で最大値または最小値を求めることができる。この処理は全部のプロセッサについてそれぞれ異なる適宜な数で分割して自在に最大値または最小値を求めることができる。

【0023】さらに、請求項 4 に対応する発明は、請求項 3 に対応する発明と同様の処理を行うが、このとき隣接する複数のプロセッサごとにまとめて処理するものであり、この場合も複数のプロセッサを任意数に分割しつつ当該任意数のプロセッサ間で最大値または最小値を高速に求めることができる。

【0024】請求項 5 に対応する発明は、プロセッサごとに比較選択部にトグル制御部を設け、制御装置から比較実行の選択制御信号があったとき、データの大小比較方向とは逆方向に一巡しながら対応関係にある比較選択部でプロセッサの処理データを選択したとき、予め定めた固定値のトグル信号を別の値のトグル信号に変換して出力するとともに、その旨を対応するプロセッサに知らせるようにすれば、制御装置から一斉にデータを出力せよとの指令に対し、トグル信号の変換されたプロセッサからデータおよびプロセッサ識別データを送信すれば、全部のプロセッサの中から最大値または最小値を求めることができるばかりか、そのデータを持つプロセッサを判別できる。

【0025】さらに、請求項 6 に対応する発明は、請求項 5 に対応する発明と同様の処理を行うが、このとき隣接する複数のプロセッサごとにまとめて処理するものであり、この場合にも全部のプロセッサの中から最大値または最小値を求めることができるばかりか、そのデータを持つプロセッサを判別できる。

【0026】

【実施例】以下、本発明の実施例について図面を参照して説明する。図 1 は請求項 1 に係わるデータ処理装置の一実施例を示す構成図である。このデータ処理装置は、

グラフィック表示機能をもった上位機器としての制御装置 1 が設けられ、この制御装置 1 にはブロードキャストバス 2 を介して下位機器としての複数のプロセッサ 3₁, ..., 3_n が接続されている。

【0027】このブロードキャストバス 2 は、制御装置 1 と複数のプロセッサ 3₁, ..., 3_n との間の処理データや制御信号の受け渡しを行う機能をもっている。これら複数のプロセッサ 3₁, ..., 3_n は、それぞれ相隣接するプロセッサ間のデータの受け渡しを行うリングバス 4 によって接続され、それぞれ同一のプログラムを用いて入力データを演算処理し、また演算処理結果その他のデータを保存処理し、かつ、バスインターフェースとしての機能をもっている。そして、各プロセッサ 3₁, ..., 3_n にはそれぞれ個別に比較選択部 5₁, ..., 5_n が設けられている。

【0028】各比較選択部 5₁, ..., 5_n は、それぞれ 1 つのプロセッサ 3₁, ..., 3_n と対応関係にあり、図示矢印イ方向にそって自身より左側隣りのプロセッサ側からリングバス 4 を通ってくる上流側リングバスデータ 6 と対応関係にあるプロセッサから送られてくる自データ（処理データ）7 とを大小比較し、予め設定された選択設定値に基づいて大きい方のデータまたは小さい方のデータを選択し、比較結果データ 8 としてリングバスを通して図示右側隣りのプロセッサに送出する。

【0029】これら比較選択部 5₁, ..., 5_n は例えば図 2 に示すように構成されている。つまり、各比較選択部 5（5₁, ..., 5_n）は、上流側リングバスデータ 6 と自データ 7 とを大小比較し、制御装置 1 から設定される選択設定値 S_{max} または S_{min} に合致する側のデータを選択するデータ選択信号 11 を出力するコンパレータ 12 と、このデータ選択信号 11 に基づいて上流側リングバスデータ 6 または自データ 7 を選択し比較結果データ 8 として出力し、下流側隣りのプロセッサ 3 に送出するセレクタ 13 とによって構成されている。

【0030】従って、以上のような構成によれば、制御装置 1 側から比較選択部 5₁, ..., 5_n に選択設定値 S_{max} または S_{min} を設定した後、ブロードキャストバス 2 を介して各プロセッサ 3₁, ..., 3_n に最大値または最小値の選択設定値を与えた後、制御装置 1 から先に動作開始すべき指令を受けたプロセッサまたは予め定めたプロセッサ 3₁ から動作を開始する。

【0031】ここで、例えばプロセッサ 3₁ においては、演算結果のデータをリングバス 4 を介して図示矢印イ方向に向かって隣りのプロセッサ 3₂ に送出すると、当該プロセッサ 3₂ はプロセッサ 3₁ からの上流側リングバスデータ 6 と自身の演算結果の自データ 7 とを比較選択部 5₂ に送出する。

【0032】この比較選択部 5₁ は、図 2 に示すように上流側リングバスデータ 6 と自データ 7 とをコンパレータ 12 で取り込んだ後、選択設定値例えば S_{max} に基

づいて大きい方のデータを選択すべきデータ選択信号 1 1 をセレクト 1 3 に送出する。その結果、セレクト 1 3 では、データ選択信号 1 1 に従って大きいと判定された上流側リングバスデータ 6 または自データ 7 を比較結果データ 8 としてプロセッサ 3_i に返送する。

【 0 0 3 3 】 このプロセッサ 3_i は、セレクト 1 3 から受けた比較結果データ 8 を上流側リングバスデータ 6 としてリングバス 4 を介して図示矢印にそって次のプロセッサ 3_j (図示せず) に送出する。

【 0 0 3 4 】 従って、以上のように図示矢印方向にそって各プロセッサおよび比較選択部が順次大小比較を行って一巡すれば、複数のプロセッサ 3₁, ..., 3_n がもつデータの最大値を判別することができる。

【 0 0 3 5 】 従来装置の場合には、各プロセッサがプログラムに従って計算処理を行いながら最大値または最小値を得るようにしたが、本装置においては、各比較選択部 5 で選択設定値に従って大小比較を行うだけで最大値または最小値を出力するので、複数のプロセッサ 3₁, ..., 3_n がもつデータの最大値または最小値を高速度に判別することができる。

【 0 0 3 6 】 次に、図 3 は請求項 2 に係わるデータ処理装置の一実施例を示す構成図である。このデータ処理装置は、ブロードキャストバス 2 に制御装置 1 および複数のプロセッサ 3₁, 3₂, ..., 3_n が接続され、これら複数のプロセッサ 3₁, 3₂, ..., 3_n がリングバス 4 を介してシリアルに接続されている点は図 1 と同じである。

【 0 0 3 7 】 本発明の実施例装置において図 1 と比較して特に異なるところは、複数のプロセッサ例えば 3₁ と 3₂ とを組とし、これらプロセッサ 3₁, 3₂ ごとに第 1 の比較選択部 2 1 および第 2 の比較選択部 2 2 を設けた構成である。

【 0 0 3 8 】 この第 1 の比較選択部 2 1 は対応関係にある複数のプロセッサ 3₁, 3₂ のそれぞれの自データ 7₁, 7₂ を選択設定値に基づいて大小比較を行って選択し、第 2 の比較選択部 2 2 は第 1 の比較選択部 2 1 で選択された自データ 7 と上流側リングバスデータ 6 とを選択設定値に基づいて大小比較を行い、そのうち選択設定値に従って大きい方または小さい方のデータを比較結果データ 8 として下流側に位置するプロセッサ 3_j に送出し、リングバス 4 を介して上流側リングバスデータ 5 として次の組の複数のプロセッサ例えば 3₃, 3₄ に送出するものである。

【 0 0 3 9 】 この第 1 の比較選択部 2 1 および第 2 の比較選択部 2 2 は、具体的には図 4 に示すように構成されている。第 1 の比較選択部 2 1 は、複数のプロセッサ例えば 3₁, 3₂ から出力される自データ 7₁, 7₂ の大小比較を行い、制御装置 1 側から設定される選択設定値例えば S_{max} に基づいて何れか大きい方の自データを選択するためのデータ選択信号 2 3 a を出力する第 1 のコンパレータ 2 4 a と、この第 1 のコンパレータ 2 4 a から

のデータ選択信号 2 3 a に基づいて複数のプロセッサ 3₁, 3₂ からの自データ 7₁, 7₂ のうち大きい方のデータを選択出力する第 1 のセレクト 2 5 a とによって構成されている。

【 0 0 4 0 】 また、第 2 の比較選択部 2 2 は、第 1 のセレクト 2 5 a で選択された自データ 7 と上流側リングバスデータ 6 との大小比較を行い、選択設定値例えば S_{max} に基づいて何れか大きい方のデータを選択するためのデータ選択信号 2 3 b を出力する第 2 のコンパレータ 2 4 b と、この第 2 のコンパレータ 2 4 b からのデータ選択信号 2 3 b に基づいて大きい方をデータを選択し、比較結果データ 8 として出力する第 2 のセレクト 2 5 b とによって構成されている。

【 0 0 4 1 】 従って、以上のような実施例によれば、複数のプロセッサ 3₁, 3₂ の演算処理結果の自データ 7₁, 7₂ を第 1 のコンパレータ 2 4 a および第 1 のセレクト 2 5 a に導入すると、第 1 のコンパレータ 2 4 a では、複数のプロセッサ 3₁, 3₂ から出力される自データ 7₁, 7₂ の大小比較を行い、選択設定値例えば S_{max} に基づいて大きい方の自データ 7 を選択すべきデータ選択信号 2 3 a を第 1 のセレクト 2 5 a に送出する。この第 1 のセレクト 2 5 a では、そのデータ選択信号 2 3 a に従って複数の自データ 7₁, 7₂ のうち大きい方の自データ 7 を選択し、第 2 のコンパレータ 2 4 b、第 2 のセレクト 2 5 b に送出する。このとき、これらコンパレータ 2 4 b、セレクト 2 5 b には上流側リングバスデータ 5 が入力されている。

【 0 0 4 2 】 そこで、第 2 のコンパレータ 2 4 b は、上流側リングバスデータ 6 と自データ 7 との大小比較を行い、選択設定値例えば S_{max} に基づいて大きい方の自データ 7 を選択すべきデータであると判断してデータ選択信号 2 3 b を第 2 のセレクト 2 5 b に送出する。この第 2 のセレクト 2 5 b は、データ選択信号 2 3 b に従って上流側リングバスデータ 5 または自データ 7 を選択し、比較結果データ 8 として出力し、プロセッサ 3_j を介して上流側リングバスデータ 5 として次の右側隣の組をなす複数のプロセッサ 3₃, 3₄ のうちプロセッサ 3_j に送出する。

【 0 0 4 3 】 従って、このような実施例の装置によれば、多数のプロセッサ 3₁, 3₂, ..., 3_n を複数のグループないしは組に分割し、各組ごとに複数のプロセッサのデータの大小比較を行うので、請求項 1 に係わる装置に比べて更に大小の比較処理の高速化を図ることができる。

【 0 0 4 4 】 さらに、図 5 は請求項 3 に係わるデータ処理装置の一実施例を示す構成図である。このデータ処理装置は、ブロードキャストバス 2 に制御装置 1 および複数のプロセッサ 3₁, 3₂, ..., 3_n が接続され、これら複数のプロセッサ 3₁, 3₂, ..., 3_n がリングバス 4 を介してシリアルに接続されている点は図 1 と同じである。

【 0 0 4 5 】 この実施例装置は、図 1 と同様に各プロセ

ッサ 3₁, 3₂, …ごとにそれぞれ比較選択部 5₁, 5₂, …が接続されているが、さらに各比較選択部 5₁, 5₂, …にそれぞれ選択制御部 3 1₁, 3 1₂, …が設けられている。

【0046】これら各選択制御部 3 1₁, 3 1₂, …は、制御装置 1 からブロードキャストバス 2 を通して該当プロセッサ 3₁, 3₂, …で受ける選択制御信号 3 2 と比較選択部 5₁, 5₂, …からのデータ選択信号 3 3 とを取り込み、当該選択制御信号 3 2 の内容に応じて比較選択部 5₁, 5₂, …に適宜な操作指令信号 3 4 を与える機能をもっている。

【0047】この選択制御信号 3 2 の内容としては、比較開始、比較終了、比較実行、比較なしの 4 つがあり、各選択制御部 3 1₁, 3 1₂, …にはこれら 4 つの内容のうち何れか 1 つの内容をもつ選択制御信号 3 2 が別々に入力される。ここで、比較開始は、比較選択部例えば 5₁ から得られるデータ選択信号 3 3 を無視し、その選択制御信号 3 2 を受けとったプロセッサ 3₁ の自データ 7 を優先的に選択する旨の操作指令信号 3 4 を比較選択部 5₁ に供給する。比較なしは、同じく比較選択部 5₁ のデータ選択信号 3 3 を無視し、その選択制御信号 3 2 を受けとったプロセッサ 3₁ の自データ 7 を選択しない旨の操作指令信号 3 4 を比較選択部 5₁ に供給する。比較実行および比較終了は比較選択部 5₁ から出力されるデータ選択信号 3 3 をそのまま操作指令信号 3 4 として比較選択部 5₁ に供給する。この場合には比較選択部 5₁ の選択動作に従ってデータを選択する。

【0048】図 6 は各比較選択部 5₁, 5₂, …と選択制御部 3 1₁, 3 1₂, …との関係を示す図である。この比較制御部例えば 5₁ は図 2 と同様にコンパレータ 1 2 とセクタ 1 3 とからなり、これらコンパレータ 1 2 とセクタ 1 3 との間に選択制御部 3 1 (3 1₁, 3 1₂, …) が設けられている。つまり、選択制御部 3 1 は、コンパレータ 1 2 からデータ選択信号 3 3 を受けるが、選択制御信号 3 2 の内容に従って無視して予め定められたデータ 6 または 7 を選択すべき操作指令信号 3 4 をセクタ 1 3 に与えたり、データ選択信号 3 3 をそのまま生かすような操作指令信号 3 4 をセクタ 1 3 に与えるものである。従って、セクタ 1 3 は選択制御部 3 1 の操作指令信号 3 4 に従ってデータ 6 または 7 を選択し、比較結果データ 8 として出力する。

【0049】従って、以上のような実施例の構成によれば、制御装置 1 からプロセッサ 3₁ に比較開始の選択制御信号 3 2、プロセッサ 3₁ に比較終了の選択制御信号 3 2、プロセッサ 3₁ ~ 3_n に比較実行の選択制御信号 3 2 を与えれば、プロセッサ 3₁ の自データ 7 がそのままプロセッサ 3₁ に送られ、以後、プロセッサ 3₁ ~ 3_n にて大小比較を行って選択設定値に従って最大値または最小値を選択し、プロセッサ 3₁ で終了することができる。このことは、制御装置 1 によってプロセッサ

を適宜な数に分割して最大値または最小値を求めることができ、さらに、この処理は全部のプロセッサについてそれぞれ異なる適宜な数で自在に分割して最大値または最小値を求めることができる。

【0050】図 7 は請求項 4 に係わるデータ処理装置の一実施例を示す構成図である。このデータ処理装置は、前述と同様にブロードキャストバス 2 に制御装置 1 および複数のプロセッサ 3₁, 3₂, …が接続され、これら複数のプロセッサ 3₁, 3₂, …がリングバス 4 を介してシリアルに接続されている。

【0051】この実施例装置は、複数のプロセッサ例えば 3₁, 3₂ の処理データである自データ 7 の大小比較を行い、選択設定値に従って大きい方または小さい方の自データ 7 を選択する第 1 の比較選択部 2 1 と、この第 1 の比較選択部 2 1 に対応して設けられる第 1 の選択制御部 3 1 a と、上流側リングバスデータ 6 と選択された自データ 7 との大小比較を行う第 2 の比較選択部 2 2 と、この第 2 の比較選択部 2 2 に対応して設けられる第 2 の選択制御部 3 1 b とで構成され、これら一連続の構成が複数のプロセッサごとに設けられている。

【0052】この第 1 の選択制御部 3 1 a は、制御装置 1 からブロードキャストバス 2 を介して対応関係にあるプロセッサ 3₁ で選択制御信号 3 2 を受けると、その選択制御信号 3 2 の内容である比較開始、比較終了、比較実行、比較なしの何れか 1 つに応じてデータの選択操作を指令する操作指令信号 3 4 を作成して第 1 の比較選択部 2 1 に供給する。つまり、第 1 の選択制御部 3 1 a は、データの流れの先端が比較開始か比較終了か、またはデータの両端であるプロセッサ 3₁, 3₂ が比較実行であるかに応じ、第 1 の比較選択部 2 1 の選択操作を種々可変する。従って、比較実行の時だけ第 1 の比較選択部 2 1 は、2 つのプロセッサ 3₁, 3₂ の大小比較を行って選択設定値に従って大きい方または小さい方の自データ 7 を選択する。その他の組み合わせの場合には第 1 の比較選択部 2 1 を操作する。

【0053】一方、第 2 の選択制御部 3 1 b については、データの流れの間に比較開始がないか、或いは全部が比較なしでない時のみ、その選択されたデータ選択信号 3 3 に従ってそのままデータを選択するような操作指令信号 3 4 を第 2 の比較選択部 2 2 に供給する。例えば比較開始の場合には、第 2 の比較選択部 2 2 のデータ選択信号 3 3 を無視し、第 1 の比較選択部 2 1 のデータを選択するような操作を行い、全部が比較なしの場合には、第 2 の比較選択部 2 2 のデータ選択信号 3 2 を無視し、第 1 の比較選択部 2 1 のデータ選択信号 3 3 に伴うデータを選択しないような操作を第 2 の比較選択部 2 2 に与えるものである。

【0054】図 8 は図 7 の第 1 の比較選択部 2 1、第 2 の比較選択部 2 2、第 1 の選択制御部 3 1 a、第 2 の選択制御部 3 1 b の関係を具体化した図である。すなわ

ち、第1の選択制御部31aは、第1のコンパレータ24aから出力されるデータ選択信号23aを受けるが、制御装置1から送られてくる選択制御信号32の内容に従って前記データ選択信号23aを操作し、第1のセレクト25aに操作指令信号34aとして供給する。

【0055】また、第2の選択制御部31bは、第2のコンパレータ24bから出力されるデータ選択信号23bを受けるが、制御装置1から送られてくる選択制御信号32の内容に従って前記データ選択信号23bを操作し、第2のセレクト25bに操作指令信号34bとして供給する。従って、第2の選択制御部31bは、第1の選択制御部31aの情報を得ることにより、構造を簡略化することができる。

【0056】次に、図9は請求項5に係わるデータ処理装置の一実施例を示す図であって、図1の比較選択部51, 52, …にそれぞれトグル制御部411, 412, …を個別に接続した構成である。このトグル制御部例えば411は、制御装置1からブロードキャストバス2を介してプロセッサ31で受ける比較終了の選択制御信号32で固定値例えばON=1のトグル信号42を出力するが、制御装置1から比較開始および比較実行の選択制御信号32を受けたとき、データの大小比較方向イとは逆の方向（図示矢印口方向）に順次移動する。ここで、比較選択部51は、自身のプロセッサ31の自データ7を選択したデータ選択信号33であるか否かをみ、自データ7を選択したときには下流側に隣接するプロセッサ32の処理データよりも選択設定値に合致していると判断、つまり選択設定値に従って大きいデータが小さいデータに属していると判断し、トグル信号42を例えば別の値であるOFF=0に変換して出力する一方、自身のプロセッサ31にもその旨のデータ43を送出する。このような処理は全部のトグル制御部411, 412, …が一巡するまで続けられる。

【0057】その結果、各プロセッサにおいては自身の処理データの他に、自身の処理データが下流側プロセッサの処理データよりも選択設定値に合致していることが把握される。そこで、比較終了後、制御装置1によりトグル信号の変換されたプロセッサから処理データおよびプロセッサ番号を吸い上げてソート処理を行えば、迅速に最大値または最小値および最大値または最小値を持つプロセッサを判定することができる。なお、制御装置1からデータを吸い上げるようにしたが、例えばトグル信号を変換したプロセッサから順次制御装置1側に自発的にデータを伝送する方法であってもよい。

【0058】図10は請求項6に係わるデータ処理装置の一実施例を示す図であって、図3のような複数のプロセッサの自データの大小比較を行う第1の比較選択部21および上流側リングバスデータ6と選択された自データ7とを選択する第2の比較選択部22にそれぞれ対応するようにトグル制御部411, 412, …を設けた構成で

ある。

【0059】この場合にもトグル制御部411, 412, …は、制御装置1から送られてくる比較終了の選択制御信号32を受けて固定値のトグル信号42が設定され、比較開始および比較実行の選択制御信号32を受けてデータの大小比較方向とは逆方向に移動しながら第1の比較選択部21のデータ選択信号33および第2の比較選択部22のデータ選択信号33を見ながらプロセッサ31, 32の自データ7が選択されたときのみ、トグル信号42を可変操作出力し、かつ、その旨の信号43を該当プロセッサ31, 32に送出する。この場合にもトグル制御に関し、一巡するまで行われる。

【0060】図11はトグル制御部411, 412, …の一具体例を示す図である。このトグル制御部例えば411, 412は、制御装置1から送られてくる選択制御信号32と第1, 第2の比較制御部21, 22のデータ選択信号33とを受け、自対応のプロセッサ31または32の自データ7が選択されたとき操作指令信号を出力するコントローラ41aと、常時は固定値であるONまたはOFFのトグル信号42を出力し、コントローラ41aから変換すべき操作指令信号を受けたときトグル信号42をOFFまたはONに切り替えて出力するゲート41bからなっている。ゆえに、各プロセッサ31, 32, …の自データ7が選択設定値に合致するとき、そのプロセッサに属するトグル信号42がゲート41bを境に変化し、かつ、その変化した旨の信号43が当該プロセッサに送られる。

【0061】図12は制御装置1から比較開始および比較終了の選択制御信号32をプロセッサに与えて全部のプロセッサを第1群から第n群まで分割し、トグル信号42の変化点の位置する最大値または最小値をもつプロセッサを明らかにできる。そこで、制御装置1は、ブロードキャストバス2を通して最大値または最小値をもつプロセッサからのみデータを集計し、ソート処理をして全体のプロセッサの中から最大値または最小値を求める。また、集計したデータの順位付けもできる。

【0062】なお、ニューロコンピュータの適用に関し、トグル処理機能をもった装置の場合には、各プロセッサはニューロン素子となるが、これらニューロン素子はトグル制御部によつ状態信号に変化がなければ出力状態にならず、状態信号に変化があるときだけ出力状態となる。そこで、制御装置1から全ニューロン素子に対して一斉に出力せよといった指令を送出すると、出力状態にあるニューロン素子のみが自分のもっているデータと自身のプロセッサ番号を出力することにより、制御装置1側で最大値または最小値と、当該データを持つプロセッサ番号を判別できる。

【0063】なお、制御装置1から集計するもでなく、各群のプロセッサの中から最大値または最小値を持つプロセッサから自発的に制御装置1に自身のプロセッサコ

ードとデータを伝送する方法であってもよい。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。

【 0 0 6 4 】


【発明の効果】以上説明したように本発明によれば、次のような種々の効果を奏する。請求項 1, 2 の発明によれば、各プロセッサごとまたは複数のプロセッサごとに比較選択部により上流側リングバスデータと自身と対応関係にあるプロセッサの処理データとを選択設定値に従って大小比較を行い、順次所定方向に繰り返し実行していくので、複数のプロセッサがもつデータの最大値または最小値を高速度に求めることができる。

【 0 0 6 5 】次に、請求項 3, 4 の発明については、制御装置からバスを介して送られてくる比較開始、比較実行、比較終了および比較なしの何れかの内容を有する選択制御信号に基づいて比較選択部の選択処理動作を操作するので、比較開始の選択制御信号を受けたプロセッサと前記比較終了の選択制御信号を受けたプロセッサとの間に存在するプロセッサに分割してデータの大小比較を行うことができる。つまり、複数のプロセッサを適宜に分割することが可能であり、並列処理により処理時間の短縮化を図ることができる。

【 0 0 6 6 】さらに、請求項 5, 6 の発明は、データの大小比較方向とは逆方向に移動しながら自身と対応関係にある比較選択部によるデータの大小比較で選択設定値に合致するとき、予め定めた固定値のトグル信号を別の値に変換したトグル信号を出力し、かつ、対応するプロセッサに伝達するので、複数のプロセッサがもつデータの最大値または最小値を高速度に求めることができ、また制御装置はトグル信号に変化があったプロセッサからデータを吸い上げることにより、その最大値または最小値をもつプロセッサを容易に判別できる。

【図面の簡単な説明】

【図 1】



【図 1】請求項 1 に係るデータ処理装置の一実施例を示す構成図。

【図 2】図 1 の比較選択部の具体例を示す図。

【図 3】請求項 2 に係るデータ処理装置の一実施例を示す構成図。

【図 4】図 3 の第 1 の比較選択部および第 2 の比較選択部の具体例を示す図。

【図 5】請求項 3 に係るデータ処理装置の一実施例を示す構成図。

10 【図 6】図 5 の比較選択部と選択制御部との関係を示す構成図。

【図 7】請求項 4 に係るデータ処理装置の一実施例を示す構成図。

【図 8】図 7 に示す装置の第 1, 2 の比較選択部および第 1, 2 の選択制御部との関係を示す一具体例図。

【図 9】請求項 5 に係るデータ処理装置の一実施例を示す構成図。

【図 10】請求項 6 に係るデータ処理装置の一実施例を示す構成図。


20 【図 11】図 9 および図 10 に示すトグル制御部の具体例を示す構成図。

【図 12】プロセッサを群分けするときの選択制御信号とトグル信号との関係を示す説明図。


【符号の説明】

1 … 制御装置、 3₁, 3_i, … … プロセッサ、 4 … リングバス、 5₁, 5_i, … … 比較選択部、 6 … 上流側リングバスデータ、 7 … 自データ (処理データ)、 8 … 比較結果データ、 2 1 … 第 1 の比較選択部、 2 2 … 第 2 の比較選択部、 3 1_a, 3 1_b, … … 選択制御部、 3 1 a … 第 1 の選択制御部、 3 1 b … 第 2 の選択制御部、 3 2 … 選択制御信号、 3 3 … データ選択信号、 3 4 … 操作指令信号、 4 1_a, 4 1_b, … … トグル制御部。


【図 2】




【図 3】




【図 11】




【図 4】




【図 5】




【図 6】




【図 9】




【図 7】



【図 8】



【図 1 2】



【図 10】

